

HAPRA

Sadina Huscha 270 867, Skerdilajd Prifti 259 867

Blatt02

Aufgabe 2.1

2.1a) Zeigen Sie, dass $\text{Cond}(0, Z) = 0$ ist. Verwenden Sie dazu folgende Notation: $x \leq y$, bedeutet x ist stärker als y .

Z ist ein abgetrennter Zustand und bedeutet, dass keine Verbindung zur Schaltung besteht. In der definierten Halbordnung ist Z das kleinste Element.

Da 0 stärker als Z ist ($Z \leq 0$), ergibt sich das Supremum von $(0, Z)$ als 0 . Dh $\text{Cond}(0, Z) = 0$.

Allgemein gilt, wenn ein abgetrennter Zustand y mit einem anderen Zustand x kombiniert wird, ist das Ergebnis immer x da x stärker als y ist. ($y \leq x$),

2.1b) Welche weiteren Zustände gibt es und wofür werden sie gebraucht? Gehen Sie besonders auf die Anwendungsfälle von Don't care ein. Schauen Sie dazu auch in der Datei `ghdl/libraries/ieee/std_logic164.vhdl` nach (Link in [1]). Was ist in dieser Datei definiert?

Der Zustand $-$ (*Don'tcare*) bedeutet, dass der genaue Wert keine Rolle spielt. Er wird nur zur Vereinfachung verwendet und ist kein realer Signalzustand.

Der Zustand U (uninitialized) bedeutet, dass ein Signal noch nicht initialisiert wurde, zum Beispiel zu Beginn einer Simulation.

2.1c)- Im Zip Datei gegeben

Aufgabe 2.2 VHDL Aufbau

(2.2a) `entity` und `architecture` bilden die Grundstruktur eines VHDL-Designs. Die `entity` definiert die Schnittstelle eines Moduls, also dessen Ein- und Ausgänge

(zb. die Inputs und Outputs eines Gatters). Die architecture beschreibt das interne Verhalten bzw. die Implementierung (zb. die Logik eines ODER-Gatters).

(2.2b)component wird verwendet, um ein bereits definiertes Modul in einer Architektur zu deklarieren damit es anschließend instanziiert und verwendet werden kann. Dabei werden die Ports der Komponente nochmals deklarieren

(2.2c)-Was macht port map? port map ermöglicht die Verbindung der Ports interner Komponenten mit internen Signalen und externen Ports des Moduls.

In einem process begin Block,der Code im process wird nacheinander also sequentiell ausgeführt. Prozess wird nur aktiv, wenn ein Ereignis eintritt Danach läuft er einmal durch und geht wieder in den Wartezustand.

Ohne process gibt es keinen sequentiellen Ablauf und keinen active/suspended Zustand. Stattdessen wirken Signalzuweisungen kontinuierlich und parallel.

Aufgabe 2.3a

INPUTS	AND	NAND	OR	NOR	XOR	XNOR
00	0	1	0	1	0	1
01	0	1	1	0	1	0
10	0	1	1	0	1	0
11	1	0	1	0	0	1

Aufgabe 2.3c

Erklären Sie warum Delays bei der Modellierung von digitalen Schaltungen berücksichtigt werden müssen. Gehen Sie dabei genauer auf die Unterschiede zwischen Transportverzögerung (transport delay) und Trägheitsverzögerung (inertial delay) ein

Digitale Schaltungen müssen Delays berücksichtigen, weil Signale sich nicht sofort ändern, sondern Zeit brauchen. Außerdem kann eine Wertänderung kürzer sein als die Verzögerungszeit, deshalb muss man das Verhalten genau modellieren.

Bei Transport Delay: Der kurze Impuls wird trotzdem weitergegeben (nur verzögert sichtbar). Bei Inertial Delay: Der Impuls wird ignoriert/gefiltert, weil er zu kurz war, um erkannt zu werden.